"clang/llvm can compile booting FreeBSD kernel on (http://groups.google.com/group/mailing.freebsd.current/brows...)" - сборка ядра FreeBSD компилятором clang/llvm (http://clang.llvm.org/), компилирующего Си/С++ программы в промежуточный байткод RISC подобных виртуальных инструкций (низкоуровневая виртуальная машина с многоуровневой системой оптимизации). Инструкцию по сборке можно найти здесь (http://wiki.freebsd.org/BuildingFreeBSDWithClang).URL: http://groups.google.com/group/mailing.freebsd.current/brows...
Новость: http://www.opennet.me/opennews/art.shtml?num=20491
И как скорость/стабильность?
>И как скорость/стабильность?Щас пока главное - маневры^W proof of concept.
А исполнять скомпилённое ядро на чём?
на чём хочешь... этож виртуальная машина.
risc - это вообще не плохо. вот только никто развивать не стал.
вот и сан на двух стульях оказался - с одной стороны java, с другой - спарки... выбрали жабу... что-то скоро прикроют... догадайтесь что. :-D
>вот и сан на двух стульях оказался - с одной стороны java,
>с другой - спарки... выбрали жабу... что-то скоро прикроют... догадайтесь что.??? сомневаюсь. сановские сервера это не просто другая форма корпуса с другим процессором, и не жавой единой...
отдать Вам парочку?
раздаете?
что-то мне подсказывает что современные интеля по сути своей risc, а поверх этого уже наворочано...
>что-то мне подсказывает что современные интеля по сути своей risc, а поверх
>этого уже наворочано...Правильно подсказано - большинство CISCов нынче - это risc-like ядра (несколько ALU и прочих блоков, оперирующих относительно простыми операциями) прикрытые декодерами сложных инструкций которые разбивают сложную команду на несколько простых микро-операций (uOPS) :).Как правило сложные команды преобразуются в простые декодером на основе ROM.То что содержится в этом ROM называется микрокодом.Подозреваю что "обновления микрокода" (которые иногда выпускают интель и амд) обновляют как минимум и вот это вот ROM при нужде.
>>что-то мне подсказывает что современные интеля по сути своей risc, а поверх
>>этого уже наворочано...
>
>Правильно подсказано - большинство CISCов нынче - это risc-like ядра (несколько ALU
>и прочих блоков, оперирующих относительно простыми операциями) прикрытые декодерами сложных инструкций
>которые разбивают сложную команду на несколько простых микро-операций (uOPS) :).А в AMD Athlon микрооперации, к тому же, объединяются в мАкрооперации, из-за чего почти не бывает "пробусковки" конвеера. В Intel P4 ранее "как бы выполненная" микрооперация снова отправляется на выполнение в начало конвеера с "постепенно" известными аргументами-результатами выполнения других операций. RISC-ядро на то и ускоряют по частоте, потому что при этом выполнение инструкций на нём практически ничего не стоит — в суперскалярной архитектуре можно пускать микрооперации по второму и третьему кругу.
> А исполнять скомпилённое ядро на чём?На процессоре. Сходите уже по ссылке.