Энтузиасты из сообщества OpenCores (http://opencores.org/) приступили к созданию открытого графического акселератора ORGFX (http://opencores.org/project,orsoc_graphics_accelerator), схемы и Verilog-спецификации для которого распространяются (https://github.com/maidenone/ORGFXSoC) под лицензией LGPL. Создаваемый акселератор нацелен на интеграцию с открытыми процессорами OpenRISC (http://openrisc.net). В итоге, с учетом того, что сообщество OpenCores уже разработало открытые варианты USB и Ethernet контроллеров, целью проекта является способствование созданию компьютера, скомпонованного только из открытых компонентов.
Несмотря на то что проект находится на начальной стадии разработки, уже сформирована спецификация (http://opencores.org/websvn,filedetails?repname=orsoc_graphi... с описанием архитектуры графического акселератора и подготовлено несколько прототипов на основе FPGA (http://ru.wikipedia.org/wiki/FPGA) Actel, Xilix и Altera. Кроме того доступен программный эмулятор создаваемого чипа. В отличие от ранее развиваемых проектов (http://www.opennet.me/opennews/art.shtml?num=21228) по созданию открытых видеокарт, ORGFX не ставит перед собой цель обеспечения полного цикла выпуска плат и ограничивается реализацией, требующей только FPGA (процессоры с программируемой логикой) и ОЗУ. Акселератор ORGFX может быть легко интегрирован с программными процессорами такими как Microblaze или NIOS, а также интеграцией с процессором OpenRISC через интерфейс Wishbone.Из непроработанных областей отмечается зачаточное состояние разработки графического драйвера для Linux - доступен (http://opencores.org/websvn,listing?repname=orsoc_graphics_a... только базовый GFX-драйвер. В ближайшее время планируется разработка драйвера DirectFB. Имеется интерес и к созданию DRM/KMS драйвера, но создание подобного драйвера намечено на неопределённое будущее.
Возможности разрабатываемого акселератора достаточно скромны, он не рассчитан на поддержку OpenGL и ограничивается в основном операциями вывода векторных данных и 2D-манипуляциями. Например, среди заявленных возможностей: ускорение выполнения прорисовки линий и кривых, заполнение областей, наложение текстур, вывод текста с растровыми и векторными шрифтами, выполнение различных манипуляций с изображениями, генерация 3D-мешей с поддержкой буфера глубины, выполнение операций трансформации (вращение, масштабирование). Из поддерживаемых форматов отмечаются ttf-шрифты, obj-файлы для 3D-мешей, bmp, png и jpg для растровых данных.URL: http://www.phoronix.com/scan.php?page=news_item&px=MTExMzE
Новость: http://www.opennet.me/opennews/art.shtml?num=34004
нужно, молодцы!
Вдвойне, в свете паскудных инициатив типа "secure" boot в UEFI.
хм.. у нас в универе это курсовик... создать акселератор на каких нить i960х...
> хм.. у нас в универе это курсовик... создать акселератор на каких нить i960х...Есть мнение что вы не понимаете разницы между каким нить i960х и FPGA. А может и еще чего.
> Есть мнение что вы не понимаете разницы между каким нить i960х и FPGA.Даже не FPGA а просто IP-блоком. Который можно пойти да и встроить в свой чип. Думаю что если все это паскудство с secure boot продолжится то на кикстартер придет пачка чуваков скидываться на производство своих чипов по сврему проекту :). А кремниевым фабрикам в принципе фиолетово кому чипы делать.
ждём полноценную открытую железку, с поддержкой OpenGL4/OpenCL и распрекрасным драйвером, выкидываем все говноакселераторы от производителя которых хрен дождёшься нормального драйвера(конечно, если вы не пользователь шиндус) поддерживающий все спецификации ядра(DRM/KMS).
к 2112 году...
Наверняка намного раньше выйдет, может быть даже уже в 2110.
такие вопросы вот так с кандычка не решаются...(с)
название бы попроще
Как это взлетит, если копирасты имеют патенты на все фатальные технологии.
а может мне запатентовать отливать стоя ?
http://en.wikipedia.org/wiki/Prior_artУвы
> а может мне запатентовать отливать стоя ?Лучше лёжа, свежая бодрящая идея. Дарю.
> Как это взлетит, если копирасты имеют патенты на все фатальные технологии.Не взлетит...
Даёшь поддержку OpenCL и тыщ пять потоковых процессоров.
Это обычные видеоускорители нуждаются в абстрацкии для OpenCL. Для FPGA абстракция "видеоускоритель" избыточна. OpenCL там будет и так.
Не уверен, хотя и не обладаю достаточными знаниями для аргументированной дискуссии.
Как я воспринимаю эту штуку — это всё же такой в первую очередь видеоускоритель, только он не намертво отпечатан в ASIC'е, а программируется при загрузке. Соответственно, механизмы расчётов чего бы то ни было на GPGPU там не первичны, а побочны. IMHO, само собой.
Зачем заставлять FPGA эмулировать ускоритель, что бы на нем решать какие то задачи, когда можно саму FPGA эти задачи решать
Вот и я не знаю, зачем они делают ускоритель вместо того, чтобы сделать что-то более полезное. Но раз уж это ускоритель, то пусть у него будет OpenCL и пять тыщ "потоковых процессоров" :)
> Зачем заставлять FPGA эмулировать ускоритель, что бы на нем решать какие то
> задачи, когда можно саму FPGA эти задачи решатьЗатем что
1) FPGA сложно перепрограммировать на ходу. В отличие от проца или gpu для которых сгенерить новый код на ходу не вопрос, вгрузка кода в FPGA на ходу и из внешних источников является куда большей проблемой. Львиная доля FPGA этого вообще не предусматривает и требует или перешивки набортной памяти или перешивки внешней микросхемы с конфигурацией. А opencl - cтандартный программный интерфейс по вгрузке вашего кода в все что умеет считать...
2) Генерация кода для FPGA обычно делается черт-знает-как. Это - секрет хвирмы. И делается только через их собственные тулзы. Уникальные и самобытные. И понятный фиг без сорцев. Поэтому взять и вот прям ща странслировать произвольный алгоритм с сей в их bitstream - несколько облом. С другой стороны opencl как раз об этом: допиленный диалект си транслируется стандартными методами в целевой код. Оно не привязано ни к ОС, ни даже к типу девайса - для программ это прозрачный механизм. Им пофиг что за девайс и на какой платформе будет считать. Это удобно.
3) Мощные FPGA стоят конских денег, а отпрототипленный в них дизайн не настолько уж и быстрый, особенно если нужна хоть какая-то гибкость в логике. Поэтому обычно сначала прототипят в FPGA а потом если вроде бы получилось - делают в виде ASIC, где схема уже реализована не набором перепрограммируемых вентилей, а просто соединением желаемой логики по полученному нетлисту. При этом чип получается в разы дешевле, если их надо много. И если к ASIC будет вывешен стандартный интерфейс OpenCL - это всех в принципе устроит.
> Зачем заставлять FPGA эмулировать ускоритель,Это IP-блок видеоускорителя по идее. Кто и куда его засунет - его дело ;)
> Даёшь поддержку OpenCL и тыщ пять потоковых процессоров.Дык накопипасть сколько надо. Правда если кристалл получится размерами на всю пластину - ну сами виноваты :)
>целью проекта является способствование созданию компьютера, скомпонованного только из открытых компонентов.Столлман буде рад.
> Столлман буде рад.В свете паскудств типа secure boot думаю что не только он...
ничего не получится
Ну, учитывая сколько стоит ветрекс и как он аппаратно открыт.... блин, нет открытой программироуемой вентильной матрицы, доуступной в промышленных масштабах, о чём говорить-то можно?
я не понял - зачем? ребята обкатают verilog - модель, потом китайцы сделают чип... вместе с процем и будут на нем лепить "китайский айфон" или чего еще подешевле. причем тут цена и открытость матрицы? это всего-навсего инструмент.
С другой стороны - китайцы исходники ряда ускорителей уже получили... Зачем им еще - открытый? кто проконтролирует копирование? :)
> открытой программироуемой вентильной матрицы, доуступной в промышленных масштабах,Да и похрен. Скинуться на лимон чипов и отшлепать на всю ораву :)
хорошо, но могло бы быть и лучше...
На вентильной матрице бестолковая штука получится. Нужно "специальное" железо.
> На вентильной матрице бестолковая штука получится. Нужно "специальное" железо.Тем не менее на них обсчитывают множество видео-потоков. Конечно, чем больше потоков, тем дороже. Но время идёт, а производительность видеокарточек перестала расти так стремительно, как раньше.
Да и раз написал под FPGA, два - напечатали в "специальном" ASIC'е. Это, кому производительность дороже возможности перепрошить железку.
Да и кстати, эти матрицы стремительно учатся реконфигурировать себя на лету. Что если в процессе игры/3D-рендеринга они смогут лучше приспособиться к текущей нагрузке/задаче?
> Тем не менее на них обсчитывают множество видео-потоков.Узкая спец-задача. Именно для таких задач В.М. и проектировались.
> Конечно, чем больше потоков,
> тем дороже. Но время идёт, а производительность видеокарточек перестала расти так
> стремительно, как раньше.Убери анизотрОпию и ты удивишься результату.
> Да и раз написал под FPGA, два - напечатали в "специальном" ASIC'е.
Три - получил Мали вместо Ферми. И?
> Это, кому производительность дороже возможности перепрошить железку.?
> Да и кстати, эти матрицы стремительно учатся реконфигурировать себя на лету. Что
> если в процессе игры/3D-рендеринга они смогут лучше приспособиться к текущей нагрузке/задаче?Ты о чём?
>> Тем не менее на них обсчитывают множество видео-потоков.
> Узкая спец-задача. Именно для таких задач В.М. и проектировались.
>> Конечно, чем больше потоков,
>> тем дороже. Но время идёт, а производительность видеокарточек перестала расти так
>> стремительно, как раньше.
> Убери анизотрОпию и ты удивишься результату.Так ведь без неё уже и не серьёзно. Т.е. она, хоть и отключается, но этого не делают.
>> Да и раз написал под FPGA, два - напечатали в "специальном" ASIC'е.
> Три - получил Мали вместо Ферми. И?Но мали хоть и реверсинженернули, но для драйверов, а что в нём внутри - по-прежнему закрыто.
>> Это, кому производительность дороже возможности перепрошить железку.
> ?В смысле, что ASIC - уже не перепрошьёшь, но работает быстрее, чем FPGA.
>> Да и кстати, эти матрицы стремительно учатся реконфигурировать себя на лету. Что
>> если в процессе игры/3D-рендеринга они смогут лучше приспособиться к текущей нагрузке/задаче?
> Ты о чём?Не припоминаю статей с профайлингом игр, бенчмарков. Какой у них КПД. Если приложение так скомпилировано, что получается КПД 70%, ничего не поделаешь. У вентильных матриц благодаря реконфигурации есть возможность изменить выделяемые ресурсы под требуемые в данный момент.
> Так ведь без неё уже и не серьёзно. Т.е. она, хоть и
> отключается, но этого не делают."Ну, извини!" :)
> Но мали хоть и реверсинженернули, но для драйверов, а что в нём
> внутри - по-прежнему закрыто.Я про уровень пр-ности.
> Не припоминаю статей с профайлингом игр, бенчмарков. Какой у них КПД. Если
> приложение так скомпилировано, что получается КПД 70%, ничего не поделаешь. У
> вентильных матриц благодаря реконфигурации есть возможность изменить выделяемые ресурсы
> под требуемые в данный момент.Несопоставимый уровень пр-ности.
>[оверквотинг удален]
>> отключается, но этого не делают.
> "Ну, извини!" :)
>> Но мали хоть и реверсинженернули, но для драйверов, а что в нём
>> внутри - по-прежнему закрыто.
> Я про уровень пр-ности.
>> Не припоминаю статей с профайлингом игр, бенчмарков. Какой у них КПД. Если
>> приложение так скомпилировано, что получается КПД 70%, ничего не поделаешь. У
>> вентильных матриц благодаря реконфигурации есть возможность изменить выделяемые ресурсы
>> под требуемые в данный момент.
> Несопоставимый уровень пр-ности.В смысле, что сама внутренняя реализация открытого описания на VHDL/Verilog в FPGA проприетарна? Ну так это дело ещё нескольких лет. Кажись, у Xilinx скоро должны истечь патенты. Вот тогда будет у нас революция :)
респект и уважуха, мои правнуки (мне 22) смогут поставить сие чудо , тогда его уже будут выпускать уже аж как 10 лет(2100 год), в мой ПК и поставить обратно... в музей.
1) Не факт, что так долго придётся ждать.
2) Даже если Вы правы - это не значит, что не стоит этим заниматься. Деревья тоже медленно растут, так что их не сажать что ли?
Да я же с иронией, тоже надеюсь что всё у ребят получится.