Сообщается (http://lists.opencores.org/pipermail/openrisc/2014-January/0... об успехах в портировании Debian GNU/Linux для работы на системах на базе открытого микропроцессора OpenRISC (http://openrisc.net), разработанного сообществом энтузиастов. В частности, подготовлена сборка Debian для OpenRISC и продемонстрирован (http://asciinema.org/a/7362) процесс её установки и выполнения простых операций в командной строке, таких как доустановка пакетов и запуск python-скрипта. Для обеспечения работы дистрибутива на системе OpenRISC применён достаточно объемный набор патчей для ядра Linux, GCC и binutils, а также использован специальный порт Glibc для OpenRISC.
Микропроцессор OpenRISC создан сообществом OpenCores (http://opencores.org), объединяющем людей, занимающихся проектированием полностью открытой микроэлектроники. Наработки проекта уже производятся многими коммерческими компаниями в виде интегральных микросхем ПЛИС (http://ru.wikipedia.org/wiki/%D0%9F%D0%9... и БМК (http://ru.wikipedia.org/wiki/%D0%91%D0%9.... Полный исходный код процессора на языке описания аппаратуры Verilog, схемы, firmware, а также модифицированный инструментарий GNU открыты всем желающим на условиях лицензий GPL и LGPL. Текущая версия процессора, именуемая OpenRISC 1200, включает в себя процессорное ядро, реализующее набор инструкций ORBIS32, опциональный блок арифметики с плавающей точкой ORFP32X, пятиступенчатый конвейер, блок DSP, раздельные блоки управления памятью для данных и инструкций.URL: http://lists.opencores.org/pipermail/openrisc/2014-January/0...
Новость: http://www.opennet.me/opennews/art.shtml?num=38932
с чем эту штуку можно сравнить по назначению и по производительности?
When implemented in a typical 0.18u 6LM process it should provide over 300 dhrystone 2.1 MIPS at 300MHz and 300 DSP MAC 32x32 operations, at least 20% more than any other competitor in this class. OR1200 in default configuration has about 1M transistors.OR1200 is intended for embedded, portable and networking applications. It can successfully compete with latest scalar 32-bit RISC processors in his class and can efficiently run any modern operating system. Competitors include ARM10, ARC and Tensilica RISC processors.
И где можно посмотреть на OpenRISC в железе?
Можешь взять De0-nano и посмотреть
http://opencores.org/or1k/ORCONF2013_Workshop_ORPSoC_On_DE0_...
Это чо, эмулятор OpenRISC на ПЛИСе Altera? :)
Слово "эмулятор" здесь неуместно.
Реализация на ПЛИСине, да.
CONFIG_FB_OPENCORES:This enables support for the OpenCores VGA/LCD core.
The OpenCores VGA/LCD core is typically used together with
softcore CPUs (e.g. OpenRISC or Microblaze) or hard processor
systems (e.g. Altera socfpga or Xilinx Zynq) on FPGAs.The source code and specification for the core is available at
<http://opencores.org/project,vga_lcd>
---В ядрище 3.14 войдёт!
Вот там АНБ-шных закладок в контроллерах точно нет.
Даёшь в действительности безопасную систему.
Открытость исходников чего либо, пока они не проверены лично вами, не дает никаких гарантий.
Bероятность наличия закладок сильно понижает."В этом поганом мире гарантии отсутствуют. Профессионалы оперируют вероятностями"(с)
Это не гарантирует того, что в железе будет имплементировано только то, что указано в этой открытой схеме. Точно так же как и с софтовыми исходниками - надо поработать, чтобы доказать что конкретный бинарь собран по предоставленным исходникам, а не по модифицированным АНБ (к примеру, автор может указать весь сборочный инструментарий и опции сборки, чтобы из предоставленных исходником собрать бинарник, байт-в-байт совпадающий с выложенным готовым для скачивания, тогда уже можно будет сконцентрироваться над проверкой только исходников).
Разработать и изготовить чип с труднообнаруживаемой закладкой сильно сложнее, чем без неё.
Поэтому, пока кустарное производство чипов не вырастет в жирную корпорацию,
вероятность чистоты чипа приближается к 1. С другой стороны, в опекаемых США
жирных корпорациях с миллионными затратами на лаборатории, вероятность закладок
приближается к 1. Также вероятность обнаруживания аппартных закладок, существующими
методами и средствами, в случае с схемотехникой кустарной разработки и производства
приближается к 1, а схемотехника аппартуры, тщательно спроектированной и изготовленной
на высокоразвитых производственных линиях, может быть диагностирована на предмет наличия закладок
существующими методами и средствами не корректно.
P.S что написано в спеках по схемотехнике, действительности может не соответствовать
с вероятностью 1.
Так возьми и имплементируй "только то, что указано в этой открытой схеме".
Хочешь на ПЛИСе, хочешь в Китае партию на кремнии закажи.
Ты просто мыслишь немного не туда - это не проект по изготовлению какой-то конкретной "железной" реализации, это проект разработки открытой архитектуры. То же самое что делает ARM, только без анального лицензирования.
> Открытость исходников чего либо, пока они не проверены лично вами,Кроме него туда может смотреть еще толпа народа. А кто им помешает? И, кстати, их уровень компетенции может быть поболее этого гражданина.
> Открытость исходников чего либо, пока они не проверены лично вамиЭх вы, однобитные. А ну бегом разучились писать -- буквы не вы придумали.</pun>
Запрос с подковыркой - какая там система инициализации?
I: Configuring sysvinit-core...
на уровне какого проприетарного проца этот CPU работает?Pentium 2 ... core i7? ;)
Когда будет Verilog проприетарного проца, чтобы можно было бенчмаркнуть на одной и той же плисине, тогда можно будет что-то говорить, а так - бессмысленно
486