Исходное сообщение
"Intel развивает упрощённую архитектуру x86S, работающую толь..." Отправлено n00by, 27-Май-23 10:41
Ну, скажем, для ADC (R64, M64) указана латентность 1 и пропускная способность 2. Значит и для TEST столько же или лучше. В теории, процессор может выполнить две такие команды за такт. А на практике окажется промах кеша, процессор примется ждать, пока данные считаются из ОЗУ, и вообще переключится на второй поток HyperThreading. Потому чем компактнее данные расположены в памяти, тем они вероятнее окажутся в кеше, что потенциально лучше для скорости.

Ваше сообщение
Имя*:
EMail:	Для отправки ответов на email укажите знак ! перед адресом, например, [email protected] (!! - не показывать email). Более тонкая настройка отправки ответов производится в профиле зарегистрированного участника форума.
Заголовок*:
Сообщение*:
	Введите код, изображенный на картинке: